1

Тема: Генерация карты памяти

Вопрос заключается в следующем: если создавать топ-левел проекта в SmartDesign и подключать внешние пользовательские модули, например, на шину APB, то можно сгенерировать карту памяти, если же его на Verilog описывать, то вызвать генерацию невозможно. Может кто-нибудь с такой проблемой сталкивался?